AI生成知识卡

计算机组成原理

计算机性能指标

机器字长
数据通路带宽
CPU时钟周期
CPU主频
CPI（cycle per instruction）
IPS（instruction per second）=主频/CPI
CPU执行时间=CPU时钟周期数/主频=指令条数* CPI/主频=指令条数/IPS
MIPS（Million Instructions Per Second）= IPS / 10⁶
FLOP

定点数加减

浮点数加减

浮点数表示

符号位S 阶码E 尾数M

$N=(-1{)}^S\times M\times R^E$

表示范围（以符号位1位，阶码7位，尾数24位为例）：

下界（尾数取最小，最后1位为1；阶码取最小-64）：$2^{-24}\times 2^{-64}$

上界（尾数取最大，全1；阶码取最大63）：$(1-2^{-24})\times 2^{63}$

规格化

保证尾数最高数位是一个有效值

运算结果的尾数最高位不是有效位→左规：尾数左移一位，阶码减一

运算结果的尾数的有效位进到小数点前面→右规：尾数右移一位，阶码加一（右规可能导致阶码溢出）

IEEE754

单精度和双精度

IEEE754尾数采用原码，在尾数小数点前方有个隐藏位1

阶码数采用移码，偏置值位 $2^{n-1}-1$ (n位阶码位数)。单精度浮点数阶码为8位，偏置值为127；双精度阶码为11位，偏置值为1023。

表示范围：

单精度最小值（尾数全0，阶码取1）：$(1+0)\times 2^{1-127}=2^{-126}$

单精度最大值（尾数全1，阶码取254）：$(1+1-2^{-23})\times 2^{254-127}=(2-2^{-23})\times 2^{127}$

当尾数全0时，阶码取0表示正（负）零，阶码取全1表示正（负）无穷大

当尾数不为0时，阶码取0表示非规格化正（负）数，阶码取全1表示无定义数（NaN）

浮点数加减

对阶：小阶码向大阶码看齐（小阶码尾数右移阶码加1知道与大阶码相等）

尾数原码加减

存储器

分类

作用层次分类
    主存储器
    辅存储器
    高速缓冲存储器
存储介质分类
    磁表面存储器
    磁芯存储器
    半导体存储器
    光存储器
存取方式分类
    随机存储器RAM
    只读存储器ROM
        掩模式只读存储器MROM
        一次可编程只读存储器PROM
        可擦除可编程只读存储器EPROM
        Flash存储器
        固态硬盘SSD
    串行访问存储器
        顺序存取存储器
            磁带
        直接存取存储器
            磁盘、光盘
消息可保存性
    易失性存储器
    非易失性存储器

存储器芯片概念

存储元/存储元件
    存放1 bit
存储单元
    地址码相同的多个存储元
存储体
    若干个存储单元的集合
SRAM
	双稳态触发器存储
DRAM
	单个晶体管存储
	读后再生
	刷新周期：相邻两次刷新的时间，通常取2ms
	刷新方式
		集中刷新
			固定时间所有行逐一刷新
			停止读写，称为死时间或访存死区
		分散刷新
			工作周期分两部分，读写完立马刷新
		异步刷新
	刷新单位：行
SDRAM
	突发传输方式
		发首地址，传输多个连续单元数据
	行缓冲器

存储器芯片内部结构

	存储体
	地址译码器
		单译码法
		双译码法
	I/O控制电路
	片选控制信号
	读/写控制信号
	结构图

主存储器的基本组成

	编址单位：具有相同地址的那些存储元件构成的一个单位
	读/写控制信号
		I/O控制电路
	MAR
		地址线
			地址寄存器
				地址译码器
			地址线引脚复用，行地址与列地址
				DRAM按行刷新，行数<=列数
	储存元件
	MDR
		数据线
	存储字长
	原理图